МИНОБРНАУКИ РОССИИ

Ярославский государственный университет им. П.Г. Демидова

Кафедра радиотехнических систем

|  |  |
| --- | --- |
|  | УТВЕРЖДАЮ  Декан физического факультета  И.С. Огнев  *(подпись)*  «21» мая 2024 г. |

**Рабочая программа дисциплины**

**«Проектирование радиоэлектронной аппаратуры на   
программируемых логических интегральных схемах (ПЛИС)»**

Направление подготовки

11.03.01 Радиотехника

Направленность (профиль)

«Радиотехника»

Форма обучения

очная

|  |  |
| --- | --- |
| Программа рассмотрена  на заседании кафедры  от «18» апреля 2024 года, протокол № 8 | Программа одобрена НМК  физического факультета  протокол № 5 от «30» апреля 2024 года |

**1. Цели освоения дисциплины**

Целями освоения дисциплины «Проектирование радиоэлектронной аппаратуры на программируемых логических интегральных схемах (ПЛИС)» являются: подготовка студентов к деятельности, связанной с разработкой и применением цифровых компонентов радиоэлектронной аппаратуры на программируемых логических интегральных схемах (ПЛИС), ознакомление с архитектурой, характеристиками и принципами применения ПЛИС, спецификой проектирования на ПЛИС с помощью САПР, изучение языка проектирования высокоскоростных электронных устройств VHDL для разработки цифровых устройств на ПЛИС и получение базовых практических навыков проектирования устройств.

**2. Место дисциплины в структуре образовательной программы**

Дисциплина «Проектирование радиоэлектронной аппаратуры на программируемых логических интегральных схемах (ПЛИС)» относится к части, формируемой участниками образовательных отношений, разделу «Дисциплины по выбору (Б1.В.ДВ.01.02)» и основывается на знаниях, полученных при изучении дисциплин естественнонаучного цикла: «Физика», и дисциплин профессионального цикла: «Основы теории цепей», «Радиотехнические цепи и сигналы», «Основы цифровой обработки сигналов». Знания и навыки, полученные при изучении дисциплины «Проектирование радиоэлектронной аппаратуры на программируемых логических интегральных схемах (ПЛИС)», востребованы при изучении дисциплин специализации: «Цифровая обработка сигналов», «Устройства генерирования и формирования сигналов», «Радиоприёмные устройства» а также при выполнении выпускных квалификационных работ.

**3. Планируемые результаты обучения по дисциплине, соотнесённые с планируемыми результатами освоения образовательной программы**

Процесс изучения дисциплины направлен на формирование следующих компетенций в соответствии с ФГОС ВО, ООП ВО и приобретения следующих знаний, умений, навыков и (или) опыта деятельности:

| Формируемая компетенция(код и формулировка) | Индикатор достижениякомпетенции(код и формулировка) | **Перечень планируемых результатов**  **обучения** |
| --- | --- | --- |
| **Профессиональные компетенции** | | |
| ПК-1:  Способен осуществлять сбор и обработку исходных данных для решения поставленных профессиональных задач в области радиофизики, осуществлять поиск, анализ и выбор методов их решения | ИД ПК-1.1  Осуществляет сбор и обработку исходных данных для решения поставленных профессиональных задач | **знать:**  - Источники информации об общей архитектуре микросхем ПЛИС фирмы XILINX серий Virtex 6, Kintex-7, Zinq-7000 и т.д.;  - Структуру и функции блоков составляющих кристалл ПЛИС;  - Организацию справочной системы DocNav;  - Среду разработки Vivado WebPack и маршрут проектирования;  - Основные конструкции и синтаксис языка VHDL применительно конструированию устройств на ПЛИС фирмы XILINX;  - Правила и ограничения для инструментов автоматической разработки (constraints) среды XILINX Vivado  - Возможности отладочного ядра ChipScope ILA;  - Принципы и практические основы временного анализа логических схем  **уметь:**  - Пользоваться системой поиска и чтения документации DocNav для получения информации о работе узлов ПЛИС.  - Наблюдать за процессом исполнения с помощью отладочного ядра Chipscope и внешних периферийных устройств отладочной платы; |
| ИД ПК-1.2  Проводит анализ и обоснованный выбор методов решения профессиональных задач в области радиотехники | **уметь:**  - Составлять описания простейших цифровых устройств на языке VHDL;  - Синтезировать их для ПЛИС фирмы XILINX, отлаживать с помощью системы тестирования (testbench);  - Cобирать bitstream-файл, исполнять его на отладочной плате;  **владеть:**  - Средой разработки Vivado Webpack фирмы XILINX;  - Системой поиска документации DocNav; |

**4. Объём, структура и содержание дисциплины**

Общая трудоёмкость дисциплины составляет **2** зачёт. ед., **72** акад. час.

|  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **№**  **п/п** | **Темы (разделы)**  **дисциплины,**  **их содержание** | **Семестр** | **Виды учебных занятий,**  **включая самостоятельную работу студентов,**  **и их трудоёмкость**  **(в академических часах)** | | | | | | **Формы текущего контроля успеваемости**  **Форма промежуточной аттестации**  ***(по семестрам)***  **Формы ЭО и ДОТ**  ***(при наличии)*** |
| **Контактная работа** | | | | | самостоятельная  работа |
| лекции | практические | лабораторные | консультации | аттестационные испытания |
| 1 | Тема 1 | 7 |  | 2 |  |  |  |  | устный опрос |
| 2 | Тема 2 | 7 |  | 2 | 2 | 0,5 |  | 1 | Проверка лабораторного практикума |
| 3 | Тема 3 | 7 |  | 3 |  |  |  | 1 | устный опрос |
| 4 | Тема 4 | 7 |  | 2 | 3 | 0,5 |  | 1 | устный опрос, проверка лабораторного практикума |
| 5 | Тема 5 | 7 |  | 3 |  |  |  | 1 | устный опрос |
| 6 | Тема 6 | 7 |  | 2 | 3 | 0,5 |  | 1 | устный опрос, Проверка лабораторного практикума |
| 7 | Тема 7 | 7 |  | 3 |  | 0,5 |  | 1 | устный опрос, проверка индивид. домаш. заданий |
| 8 | Тема 8 | 7 |  | 2 | 2 | 0,5 |  | 1 | Проверка лабораторного практикума |
| 9 | Тема 9 | 7 |  | 3 |  | 0,5 |  | 1 |  |
| 10 | Тема 10 | 7 |  | 4 | 3 | 0,5 |  | 1 | Проверка лабораторного практикума |
| 11 | Тема 11 | 7 |  | 3 | 2 | 0,5 |  | 1 | Проверка лабораторного практикума |
| 12 | Тема 12 | 7 |  | 2 |  | 0,5 |  | 1 |  |
| 13 | Тема 13 | 7 |  | 3 | 2 | 0,5 |  | 1 | Проверка лабораторного практикума |
|  | Промежуточная аттестация | 7 |  |  |  |  | 0,3 | 2,7 | Зачет |
|  | **ИТОГО** | ***7*** |  | **34** | **17** | **5** | **0,3** | **15,7** | **72** |
|  | ***в том числе с ЭО и ДОТ*** |  |  |  |  |  |  |  |  |

**Содержание разделов (тем) дисциплины:**

**1.**Введение. Уровни описания устройств от системного до топологии кристалла. Логические сигналы, булева алгебра, описание устройств с помощью логических уравнений. Карты Карно, таблицы истинности. Схемотехническое описание. Прочие способы описания, в т.ч. конечные автоматы и их диаграммы состояний.

**2.** Языки описания аппаратуры (ЯОА) как единственный стандартизированный и платформонезависимый способ описания. Язык VHDL. История и предназначение языка. Отличие ЯОА от языков программирования. Комбинация структурного и поведенческого описания, описание устройства, как совокупности «процессов», блоков, и «сигналов». Взаимодействие отдельных компонентов во времени, понятие дельта-задержки.

**3.** Синтаксис языка VHDL. Операторы, типы данных, функции, и т.д. Библиотеки. Библиотека IEEE\_1164 для описания цифровых устройств.

**4.** Реализация на VHDL основных цифровых узлов (логические элементы и дешифраторы, триггеры и регистры, счетчики и делители частоты, мультиплексоры, ПЗУ, ОЗУ) Понятие «испытательного стенда» (testbench). Синтезируемые и несинтезируемые языковые конструкции. Применение несинтезируемых конструкций для задач моделирования.

**5.** Обзор способов аппаратной реализации логических схем, от обычной логики до ПВМ (цифровые ИС, ПЗУ, ПЛМ, ПЛУ, СПЛИС, программируемые пользователем логические матрицы – ППВМ, заказные и полузаказные СБИС)

**6.** Знакомство с этапами разработки на ПЛИС. Обзор существующих программных продуктов. Верификация проектов: моделирование (логическое и на уровне вентилей), временной анализ, внутрисхемная верификация. Программные и аппаратные средства верификации.

**7.** Обзор семейства ПЛИС Xilinx Zinq-7. Детальный обзор архитектуры Virtex-Kintex-Zinq (семейство и технические характеристики, корпуса микросхем, логическая емкость и другие характеристики; программируемые блоки ввода-вывода, поддерживаемые стандарты ввода-вывода, разделение на банки, несимметричные и дифференциальные сигналы, блоки управления тактовой частотой, режим петли фазовой синхронизации, сдвига фазы и цифрового синтезатора частот, конфигурируемые логические блоки, математические блоки DSP48, блочная память, разводочные ресурсы).

**8.** Синхронные сигналы (такты, сбросы). Асинхронные сигналы. Методы пересечения тактовых областей (свойства тактового сигнала, специальные разводочные ресурсы, глобальные тактовые буферы, синхронные и асинхронные сбросы, асинхронные сигналы, синхронизаторы, тактовые домены, пересечение тактовых доменов, логика квитирования, FIFO).

**9.** Ознакомление со средой разработки и «маршрутом проектирования». Создание нового проекта, с требуемыми настройками. Ввод описания простого устройства в виде схемы. Проверка работы устройства с помощью моделирования. Конфигурирование портов ввода-вывода микросхемы (местоположение и электрические характеристики). Реализация устройства на реальной ПЛИС, проверка работы устройства.

**10.** Задание правил и ограничений (constraints) для инструментов автоматической разработки, входящих в состав среды Xilinx ISE. Временной анализ логических схем (что такое, зачем нужен, области интереса при проведении анализа, какие параметры нужно знать при анализе, параметры комбинационной логики, разводочных ресурсов, триггеров, эффекты при работе схемы в реальных условиях, временные ограничения)

**11.** Использование ПЛИС на уровне печатной платы (выводы общего назначения, специальные выводы, напряжения питания). Загрузка конфигурации ПЛИС (конфигурационные выводы, режимы конфигурации).

**12.** Использование отладочного ядра ChipScope для отладки на уровне кристалла. Наблюдение сигналов и использование тестовых воздействий.

**13.** Изучение возможностей отладочных плат. Реализация устройств, использующих компоненты отладочных плат и встроенные блоки ПЛИС.

**5. Образовательные технологии, в том числе технологии электронного обучения и дистанционные образовательные технологии, используемые при осуществлении образовательного процесса по дисциплине**

В процессе обучения используются следующие образовательные технологии:

**Вводная лекция** – дает первое целостное представление о дисциплине (или её разделе) и ориентирует студента в системе изучения данной дисциплины. Студенты знакомятся с назначением и задачами курса, его ролью и местом в системе учебных дисциплин и в системе подготовки специалиста. Даётся краткий обзор курса, история развития науки и практики, достижения в этой сфере, имена известных учёных, излагаются перспективные направления исследований. На этой лекции высказываются методические и организационные особенности работы в рамках курса, а также даётся анализ рекомендуемой учебно-методической литературы.

**Академическая лекция** – последовательное изложение материала, осуществляемое преимущественно в виде монолога преподавателя. Требования к академической лекции: современный научный уровень и насыщенная информативность, убедительная аргументация, доступная и понятная речь, чёткая структура и логика, наличие ярких примеров, научных доказательств, обоснований, фактов.

**Практическое занятие** – занятие, посвященное освоению конкретных умений и навыков и закреплению полученных на лекции знаний по предложенному алгоритму.

**Лабораторная работа** – организация учебной работы с реальными материальными и информационными объектами, экспериментальная работа с аналоговыми моделями реальных объектов.

Электронный курс в LMS Moodle ЯрГУ, в котором представлены задания для самостоятельной работы, ознакомительные примеры кода, методические материалы лекций по курсу и инструкции по настройке среды разработки Vivado WebPack.

**6. Перечень лицензионного и (или) свободно распространяемого программного обеспечения, используемого при осуществлении образовательного процесса по дисциплине**

В процессе осуществления образовательного процесса используются:

1. лабораторная работа «Основные навыки работы в среде разработки XILINX Vivado Webpack»;

2. лабораторная работа «Проектирование базовых логических элементов»

3. лабораторная работа «Среда симуляции, написание тестов (testbench) и отладка базовых логических элементов в среде моделирования»;

4 лабораторная работа «Проектирование и отладка устройства, реализуемого на отладочной плате»;

5. лабораторная работа «Использование отладочной платы, заливка готовой прошивки, контроль запуска».

6. лабораторная работа «Использование сторонних ядер IP-Cores на примере внутрисхемного отладчика ILA и отладка получившейся прошивки».

7. лабораторная работа (для «продвинутых») «Выполнение особо сложного задания». Даётся на выбор студенту, если он считает себя достаточно «сильным».

**7. Перечень современных профессиональных баз данных и информационных справочных систем, используемых при осуществлении образовательного процесса по дисциплине** *(при необходимости)*

В процессе осуществления образовательного процесса по дисциплине используются

«Автоматизированная библиотечно-информационная система «БУКИ-NEXT»» http://www.lib.uniyar.ac.ru/opac/bk\_cat\_find.php

**8. Перечень основной и дополнительной учебной литературы, ресурсов информационно-телекоммуникационной сети «Интернет», рекомендуемых для освоения дисциплины**

**а) основная литература:**

1. Тарасов, Илья Евгеньевич «Разработка цифровых устройств на основе ПЛИС XILINX с применением языка VHDL»   
   / И. Е. Тарасов. - М.: Горячая линия - Телеком, 2005. - 252 с. - (Современная электроника). - ISBN 5-93517-242-9
2. Зотов, Валерий Юрьевич «Проектирование встраиваемых микропроцессорных систем на основе ПЛИС фирмы XILINX»   
   / В. Ю. Зотов. - М.: Горячая линия - Телеком, 2006. - 519 с. - (Современная электроника). - ISBN 5-93517-165-1

**б) дополнительная литература:**

1. Зотов, Валерий Юрьевич «Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в САПР WebPACK ISE»   
   / В. Ю. Зотов. - М.: Горячая линия - Телеком, 2003. - 624 с. - (Современная электроника). - ISBN 5-93517-136-8
2. Дж. Ф. Уэйкерли Проектирование цифровых устройств. В 2-х томах. М.: Постмаркет, 2002.
3. Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. – СПб.: БХВ-Петербург, 2003. – 576 с.
4. Бибило П.Н. Основы языка VHDL. – М.: «Издательство ЛКИ», 2007. – 328 с.
5. Поляков А. К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры. - М.: Изд-во "СОЛОН-Пресс", 2003. - 320 с.

**в) ресурсы сети «Интернет»**

1. http://www.xilinx.com
2. http://www.plis.ru
3. 1. http://we.easyelectronics.ru/plis/vhdl-s-nulya.html
4. 2. <https://alterozoom.com/ru/documents/20054.html>
5. 2. https://www.nandland.com/vhdl/tutorials/index.html

**9.** **Материально-техническая база, необходимая для осуществления образовательного процесса по дисциплине**

Специализированная мебель:

Стол аудиторный – 10 шт.

Стол 2-х тумбовый – 1 шт.

Стеллаж металлический – 22 шт

Стулья аудиторные – 10 шт.

Стол лабораторный – 1 шт.

Стол для совещаний – 1 шт.

Специализированная мебель: Стол аудиторный – 17 шт.

Стулья аудиторные – 34 шт.

Наборы демонстрационного оборудования и учебно-наглядных пособий:

Доска настенная маркерная – 1 шт.

Технические средства обучения:

Лабораторное оборудование:

Персональный компьютер – 8 шт

Отладочная плата Digilentzedboard2шт.

Осциллограф Актаком АСК-2034 – 2 шт.

ПО:

- Windows Pro 7 RUS Upgrd OLP NL Acdmc FQC-02306 (Лицензионный договор №Л-693 от 05/06/2012; акт №747 от 06/07/2012) – 4 шт;

- Xilinx Vivado 2014.4 webpack

(бесплатная, свободно распространяемая версия);

- Xilinx ISE Design Suite for windows 14.7 Webpack (бесплатная, свободно распространяемая версия);

- Libre Office 6.0.1 (бесплатное, свободно распространяемое под лицензией LGPLv3 ПО);

Автор:

Ассистент кафедры радиотехнических систем А.С. Гудин

**Приложение № 1 к рабочей программе дисциплины**

**«Проектирование радиоэлектронной аппаратуры на программируемых логических интегральных схемах (ПЛИС)»**

**Фонд оценочных средств**

**для проведения текущей и промежуточной аттестации студентов**

**1.**Типовые контрольные задания и иные материалы, используемые в процессе текущего контроля успеваемости

Проверочная работа №1.

**-** Переведите из десятичной в двоичную систему счисления числа 2, 11, 35, -1, -127, 128, 0. При переводе считать разрядность двоичного числа равным 8, знаковый дополнительный формат.

**-** Переведите из двоичной беззнаковой в десятичную систему числа:  
00100101

01010100

00100111

11111111

10000000

01111111

**-** Переведите предыдущий набор из двоичной знаковой кодировки в десятичную и сравните результат.

**-** Опишите, сколько состояний можно закодировать в 4-значном двоичном сигнале и приведите пример, какую информацию можно хранить с помощью этих состояний?

- Опишите способы хранения отрицательных чисел в двоичной системе, которые вы знаете.

**Проверочная работа №2**

- Опишите, какие перечисляемые (enumerated) типы вы знаете в языке VHDL и их основные отличия

- Напишите, какой функцией можно получить из типа STD\_LOGIC\_VECTOR тип UNSIGNED и переведите с её помощью сигнал типа s1: STD\_LOGIC\_VERCTOR (7 down to 0): = «00100111» в тип UNSIGNED.

- Есть сигнал s2 типа UNSIGNED(31 down to 0). Опишите несколько способов заполнения данного сигнала нулями.

- Есть сигнал s3 типа UNSIGNED (31 down to 0). Опишите несколько способов заполнения данного сигнала значением соответствующим десятичному числу 133780.

**Проверочная работа №3**

Опишите, Какими путями трансформируется код от VHDL до Bitstream и какие дополнительные данные при этом используются в среде Xilinx Vivado WebPack

**2. Список вопросов для проведения промежуточной аттестации и экзамена.**

Классификация ИС. Программируемые логические интегральные схемы. Преимущества и недостатки по сравнению с другими цифровыми вычислителями?

1. Перечислите основные функциональные блоки ПЛИС Xilinx Virtex-7 и укажите их назначение.
2. Нарисуйте структуру блока ввода-вывода ПЛИС Virtex-7. Опишите принцип работы данного блока при различных вариантах его использования.
3. Дифференциальный стандарт передачи информации LVDS. Укажите преимущества и недостатки использования данного стандарта.
4. Принцип удвоения скорости передачи информации DDR. Как работает? Преимущества, недостатки?
5. Блок управления тактовой частотой MMCM. Укажите основные функциональные возможности, варианты использования.
6. Конфигурируемый логический блок CLB. Нарисуйте структурную схему. Перечислите функциональные возможности. Объясните назначение составных частей.
7. Таблица поиска LUT. Как работает? Преимущества реализации логических функций на LUT по сравнению со схемами на дискретных вентилях. Разница между SLICEM и SLICEL?
8. Глобальные трассировочные ресурсы. Ресурсы тактирования.
9. Метастабильность триггера. Суть явления? Причины? Как избежать?
10. Опишите на языке VHDL модуль, представляющий собой делитель частоты на 2.
11. Опишите на языке VHDL модуль, представляющий собой D-триггер с синхронным сбросом и асинхронной установкой.
12. Опишите на языке VHDL модуль, представляющий собой тактируемый сдвиговый регистр разрядностью 32 бита с асинхронным сбросом.
13. Опишите на языке VHDL модуль, представляющий собой 10 разрядный счётчик с сигналом окончания счёта и синхронным сбросом.
14. Опишите на языке VHDL модуль, представляющий собой счетчик Джонсона.
15. Опишите на языке VHDL модуль, представляющий собой синхронный компаратор двух восьмиразрядных двоичных чисел с выходом “Равно”, Не равно”, “Больше”, “Меньше”.

**Приложение № 2 к рабочей программе дисциплины**

**«Проектирование радиоэлектронной аппаратуры на программируемых логических интегральных схемах (ПЛИС)»**

**Методические указания для студентов по освоению дисциплины**

Основной формой занятий по дисциплине «Проектирование радиоэлектронной аппаратуры на программируемых логических интегральных схемах (ПЛИС)» являются практические занятия. Представление теоретического материала осуществляется в сжатой форме с указанием на источники технической документации, в которых студенты могут ознакомиться с материалом более подробно. Дополнительная сложность при организации самостоятельной работы состоит в том, что техническая документация на ПЛИС, в основном, представлена на иностранном языке (английский).

Вследствие этого для успешного изучения дисциплины студентам очень важно проводить большой объем самостоятельной работы. На такую работу учебным планом отводится достаточно большое количество часов.

Самостоятельная работа студентов организуется в виде выполнения лабораторных работ, основанных на знаниях, полученных на лекционных занятиях, а также в ходе изучения литературы. При необходимости для выполнения заданий по наиболее трудным темам проводятся дополнительные консультации.

Основная цель выполнения лабораторных работ – привить студентам практические навыки разработки прошивок для ПЛИС, работы с технической документацией. Это невозможно без регулярного повторения пройденного лекционного материала. Материал, законспектированный на лекциях, необходимо дома ещё раз прорабатывать и при необходимости дополнять информацией, полученной из литературы.

Проверка и контроль формирования знаний, умений, навыков осуществляется по результатам устного опроса и выполнения лабораторных работ. В конце семестра изучения дисциплины студенты сдают экзамен. Экзамен может быть выставлен по результатам успешного выполнения лабораторных работ (не менее 4 из 6). В противном случае он принимается по билетам, каждый из которых включает в себя два теоретических вопроса по изученным темам.

Освоить вопросы, излагаемые в процессе изучения дисциплины «Проектирование радиоэлектронной аппаратуры на программируемых логических интегральных схемах (ПЛИС)» самостоятельно студенту крайне сложно. Это связано со сложностью изучаемого материала. Без упорных и регулярных занятий в течение семестра сдать экзамен по итогам изучения дисциплины студенту практически невозможно.