


МИНОБРНАУКИ РОССИИ
Ярославский государственный университет им. П.Г. Демидова

Кафедра радиотехнических систем

УТВЕРЖДАЮ

Декан физического факультета


(подпись)

И.С. Огнев

«21» мая 2024 г.

Рабочая программа дисциплины
«Микропроцессорные системы»

Направление подготовки
03.03.03 Радиофизика

Направленность (профиль)
Технологии беспроводной связи

Форма обучения
очная

Программа одобрена
на заседании кафедры

от «18» апреля 2024 года, протокол № 8

Программа одобрена НМК
физического факультета

протокол № 5 от «30» апреля 2024 года

Ярославль

1. Цели освоения дисциплины

Целями освоения дисциплины «Микропроцессорные системы» являются: изучение принципов построения, функциональных возможностей и архитектурных решений современных микропроцессорных систем, микроконтроллеров и персональных ЭВМ.

2. Место дисциплины в структуре образовательной программы

Дисциплина "Микропроцессорные системы" относится к части, формируемой участниками образовательных отношений блока 1 (Б1.В.04), и основывается на знаниях, полученных при изучении дисциплин естественнонаучного цикла: "Физика", "Математический анализ" и дисциплин профессионального цикла: "Радиоэлектроника", "Цифровые цепи и сигналы", "Полупроводниковая электроника", "Цифровая электроника". Знания и навыки, полученные при изучении дисциплины "Микропроцессорные системы", востребованы при изучении дисциплин специализации: "Основы проектирования устройств на программируемых логических интегральных схемах (ПЛИС) и цифровых сигнальных процессорах" "Цифровая обработка сигналов", а также при выполнении выпускных квалификационных работ.

3. Планируемые результаты обучения по дисциплине, соотнесённые с планируемыми результатами освоения образовательной программы

Процесс изучения дисциплины направлен на формирование следующих компетенций в соответствии с ФГОС ВО, ООП ВО и приобретения следующих знаний, умений, навыков и (или) опыта деятельности:

| Формируемая компетенция (код и формулировка) | Индикатор достижения компетенции (код и формулировка) | Перечень планируемых результатов обучения |
|---|---|--|
| Общепрофессиональные компетенции | | |
| ПК-2 Способен применять современные теоретические и (или) экспериментальные методы исследования с целью анализа текущего состояния телекоммуникационных устройств, систем и сетей. | ИД_ПК-2.1 Знает основные характеристики телекоммуникационных устройств, систем и сетей. | Знать: - структуру и принципы функционирования микропроцессорных (МП) систем; - особенности архитектуры МП систем, понятия адресного пространства и организацию подсистемы памяти МП систем; - систему команд одного или нескольких современных МП; - структуру и принципы построения программы для МП на языке ассемблера; - реализации типовых конструкций и алгоритмов на языке ассемблера - основные характеристики телекоммуникационных устройств, систем и сетей; - особенности применения МП в телекоммуникационных устройствах и системах. |

| | | |
|--|--|--|
| | ИД_ПК-2.2 Применяет экспериментальные методы исследования радиофизических процессов. | Уметь: <ul style="list-style-type: none"> - использовать один или несколько стандартных пакетов прикладного программного обеспечения для разработки и отладки программ для МП; - составлять программы с использованием готовых стандартных алгоритмов и библиотек для заданной модели МП; - производить практическое моделирование работы программы и применять отладочные средства для заданной модели МП. - анализировать поставленную задачу и разрабатывать оптимальный алгоритм её решения в виде блок-схемы; - представлять решение сложной задачи на основе готовых типовых алгоритмов для заданной архитектуры МП. |
|--|--|--|

4. Объём, структура и содержание дисциплины

Общая трудоёмкость дисциплины составляет **3** зачёт. ед., **108** акад. час.

| № п/п | Темы (разделы) дисциплины, их содержание | Семестр | Виды учебных занятий, включая самостоятельную работу студентов, и их трудоемкость (в академических часах) | | | | | | Формы текущего контроля успеваемости Форма промежуточной аттестации (по семестрам) Формы ЭО и ДОТ (при наличии) |
|----------|--|---------|---|--------------|--------------|--------------|-----------------------------|---------------------------|---|
| | | | Контактная работа | | | | | | |
| | | | лекции | практические | лабораторные | консультации | аттестационные испытания | самостоятельная работа | |
| 1. | Введение. Историческое развитие МП. Сравнение МП, заказных БИС и ПЛИС. Понятие МП. Гарвардская и Фон-Неймановская архитектуры. Системы счисления. | 6 | 2 | | | 1 | | 3,7 | Задания для самостоятельной работы |
| 2. | Интерфейсы МП. Понятие | 6 | 3 | 3 | 6 | 1 | | 6 | Сдача |

| | | | | | | | | |
|----|--|---|---|---|----|---|---|---|
| | интерфейса, шины, протокола. Логическая и физическая организация интерфейсов в МП. Временные диаграммы функционирования простейших интерфейсов. | | | | | | | лабораторных работ |
| 3. | Адресное пространство МП. Понятие адресного пространства и программно-доступного элемента. Размещение устройств в адресном пространстве. Полные и частичные дешифраторы адреса. | 6 | 3 | 3 | 6 | 1 | 6 | Сдача лабораторных работ |
| 4. | Подсистема памяти МП. Классификация микросхем электронной памяти. Строение запоминающих элементов, основные характеристики и временные диаграммы работы СОЗУ, ДОЗУ, ППЗУ. Многоуровневая архитектура памяти МПС, построение системы кэш-памяти. | 6 | 3 | 3 | 6 | 1 | 6 | Контрольная работа №1, сдача лабораторных работ |
| | <i>в том числе с ЭО и ДОТ</i> | | | | | 1 | 3 | Тест для самопроверки по подсистеме памяти МП <i>ЭУК в LMS Moodle</i> |
| 5. | Подробное изучение особенностей архитектуры и принципов функционирования МП на примере микроконтроллера АТmega64. Архитектура и организация адресного пространства. Устройства ввода-вывода МП АТmega64: параллельные порты ввода вывода, контроллер внешних прерываний, таймеры-счётчики, асинхронный последовательный интерфейс. | 6 | 3 | 4 | 6 | 1 | 6 | Сдача лабораторных работ |
| | <i>в том числе с ЭО и ДОТ</i> | | | | | 1 | 3 | Тест для самопроверки по архитектуре МП АТmega64 <i>ЭУК в LMS Moodle</i> |
| 6. | Основы программирования МП на примере микроконтроллера АТmega64. Система команд МП АТmega64. Команды пересылки данных и режимы адресации (непосредственная, прямая и | 6 | 3 | 4 | 10 | 1 | 6 | Тест №1, сдача лабораторных работ |

| | | | | | | | | |
|--|--|--|----|----|----|---|-----|-------|
| | косвенная). Арифметические и логические команды и регистр флагов. Команды передачи управления: счётчик команд, безусловные переходы, условные переходы, команды вызова и возврата из подпрограмм и прерываний. | | | | | | | |
| | | | 17 | 17 | 34 | 6 | | 33,7 |
| | | | | | | | 0,3 | зачёт |
| | ИТОГО | | 17 | 17 | 34 | 6 | 0,3 | 33,7 |
| | <i>в том числе с ЭО и ДОТ</i> | | | | | 2 | | 6 |

Список лабораторных работ по дисциплине.

Лабораторная работа №1. Ознакомление с лабораторным модулем, микроконтроллером ATmega64 и средой разработки AVR Studio.

Цель работы: изучение структуры лабораторного модуля, получение основных теоретических знаний о микроконтроллере ATmega64, его архитектуре, подсистеме памяти, ознакомление со средой разработки AVR Studio, написание простейшей программы и её реализация на лабораторном модуле, изучение параллельных портов ввода-вывода.

Лабораторная работа №2. Исследование системы прерываний и модуля таймеров-счётчиков микроконтроллера ATmega64.

Цель работы: ознакомление с понятием прерывания и изучение использования прерываний при написании программ для микропроцессора; применение таймеров-счётчиков для измерения временных интервалов и подсчёта внешних событий.

Лабораторная работа №3. Исследование модуля универсального последовательного синхронно-асинхронного приёмо-передатчика.

Цель работы: ознакомление с модулем последовательного интерфейса микроконтроллера ATmega64 и с его применением для передачи данных.

Лабораторная работа №4. Изучение основ работы с аналого-цифровым преобразователем.

Цель работы: изучение принципов работы и программирования модуля аналого-цифрового преобразователя микроконтроллера ATmega64.

5. Образовательные технологии, используемые при осуществлении образовательного процесса по дисциплине

В процессе обучения используются следующие образовательные технологии:

Вводная лекция – даёт первое целостное представление о дисциплине и ориентирует студента в системе изучения данной дисциплины. Студенты знакомятся с назначением и задачами курса, его ролью и местом в системе учебных дисциплин и в системе подготовки в целом. Дается краткий обзор курса, история развития науки и практики, достижения в этой сфере, излагаются перспективные направления исследований. На этой лекции высказываются методические и организационные особенности работы в рамках данной дисциплины, а также дается анализ рекомендуемой учебно-методической литературы.

Академическая лекция (или лекция общего курса) – последовательное изложение материала, осуществляемое преимущественно в виде монолога преподавателя. Требования к академической лекции: современный научный уровень и насыщенная информативность, убедительная аргументация, доступная и понятная речь, чёткая структура и логика, наличие ярких примеров, научных доказательств, обоснований, фактов.

Лабораторное занятие - занятие посвящённое выполнению лабораторных работ по программе курса "Микропроцессорные системы". Учебный процесс организован на базе лаборатории кафедры радиотехнических систем, с использованием лабораторных макетов и компьютерной техники. Каждая лабораторная работа обеспечена комплектом методических указаний по выполнению работ. Теоретические знания преподаются традиционно: доска, мел, тряпка. Контроль выполнения работ осуществляется поэтапно.

Консультация – занятие, посвящённое консультациям по организации самостоятельной работы, ответам на вопросы студентов или разбору трудных тем.

6. Перечень лицензионного и (или) свободно распространяемого программного обеспечения, используемого при осуществлении образовательного процесса по дисциплине

Для образовательного процесса по дисциплине используется следующее лицензионное программное обеспечение:

- 1) Операционная система Microsoft Windows 7.
- 2) Автоматизированная библиотечная информационная система "БУКИ-NEXT" (АБИС "Буки-Next").

Для образовательного процесса по дисциплине используется следующее свободно-распространяемое программное обеспечение:

- 1) Microchip Studio (ранее Atmel Studio и AVR Studio)

7. Перечень современных профессиональных баз данных и информационных справочных систем, используемых при осуществлении образовательного процесса по дисциплине

В процессе осуществления образовательного процесса по дисциплине используются

«Автоматизированная библиотечно-информационная система «БУКИ-NEXT»»
http://www.lib.uniya.ac.ru/opac/bk_cat_find.php

8. Перечень основной и дополнительной учебной литературы, ресурсов информационно-телекоммуникационной сети «Интернет» (при необходимости), рекомендуемых для освоения дисциплины

1) основная литература:

- 1.1. Нарышкин А. К. Цифровые устройства и микропроцессоры: учеб. пособие для вузов. / А. К. Нарышкин; Учеб. управление Моск. энергет. ин-та (Техн. ун-та) - 2-е изд., стереотип. - М.: Академия, 2008. - 318 с.
- 1.2. Евстифеев А.В. Микроконтроллеры AVR семейства Mega. Руководство пользователя / А.В. Евстифеев. – М.: Издательский дом «Додэка-XXI», 2007. 592с.
- 1.3. Угрюмов Е. П. Цифровая схемотехника: учеб. пособие для вузов./ Е.П. Угрюмов; – 3-е изд., перераб. и доп. – СПб.: БХВ-Петербург, 2010. — 816 с.: ил.

2) дополнительная литература:

- 2.4. Шевкопляс Б. В. Микропроцессорные структуры. Инженерные решения: справочник. / Б. В. Шевкопляс - 2-е изд., перераб. и доп. - М.: Радио и связь, 1990. - 512 с.
- 2.5. Однокристалльные микропроцессоры: учеб. пособие. / Д. И. Асеев и др; Яросл. гос. ун-т им. П. Г. Демидова - Ярославль: ЯрГУ, 1993. - 160 с.

9. Материально-техническая база, необходимая для осуществления образовательного процесса по дисциплине

Материально-техническая база, необходимая для осуществления образовательного процесса по дисциплине включает в свой состав специальные помещения:

- учебные аудитории для проведения занятий лекционного типа;
- учебные аудитории для проведения лабораторных работ;
- учебные аудитории для проведения групповых и индивидуальных консультаций,
- учебные аудитории для проведения текущего контроля и промежуточной аттестации;
- помещения для самостоятельной работы;
- помещения для хранения и профилактического обслуживания технических средств обучения.

Помещения для самостоятельной работы обучающихся оснащены компьютерной техникой с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду организации.

Число посадочных мест в лекционной аудитории больше либо равно списочному составу потока.

Учебно-методическое обеспечение, необходимое для осуществления образовательного процесса по дисциплине включает в свой состав:

Автор:

Старший преподаватель кафедры РТС

(подпись)

В.А.Ботов

Приложение №1 к рабочей программе дисциплины
«Микропроцессорные системы»
(наименование дисциплины)

Фонд оценочных средств
для проведения текущей и промежуточной аттестации студентов
по дисциплине


1. Типовые контрольные задания или иные материалы,
необходимые для оценки знаний, умений, навыков и (или) опыта
деятельности, характеризующих этапы формирования компетенций

1.1 Контрольные задания и иные материалы,
используемые в процессе текущей аттестации

Контрольная работа №1

Вариант 1.


1. Разработать схему подключения к магистрали MICROBUS 1-битного программно-доступного элемента (ПДЭ) на основе RS-триггера. ПДЭ разместить по адресу **1234H** в пространстве ввода-вывода (использовать полную дешифрацию адреса). Дешифратор адреса реализовать на базе произвольной логики.
2. Разработать схему подключения к магистрали MICROBUS микросхемы статического ОЗУ с организацией 1M*8. При этом для расширения адресного пространства использовать дополнительный регистр расширения, размещённый по адресу 8000H. Для доступа к ОЗУ использовать пространство адресов (окно) 0000H - 7FFFH.
3. Для ПДЭ на интерфейсе MICROBUS построить частичный дешифратор адреса на базе ПЗУ с организацией 256*8. При решении задачи полагать, что в адресном пространстве в области **3000H – 4FFFH** нет других ПДЭ.
4. Для кэш памяти с характеристиками: $t_{очн} = 100\text{нс}$, $t_{кэш} = 10\text{нс}$, $t_{спр} = 10\text{нс}$, использующей метод сквозной записи и вычислительного алгоритма с характеристиками $P_h = 0.95$, $P_x = 0.25$ определить эффективное время цикла $t_{эфф}$ при условии, что доступ к основной памяти не регулируется шинным арбитром и происходит без дополнительных временных расходов. Вычисления проиллюстрировать блок-схемой алгоритма свопинга. (P_h - вероятность успешного обращения в кэш, P_x - вероятность записи в память).
5. Для схемы, приведённой на рис. проверить возможность работы с учётом нагрузочной способности источника сигнала по высокому, низкому уровням и по емкости.



6. Для линии связи с $Z_0 = 75 \text{ Ом}$, соединяющей источник сигнала с $R_s = 50 \text{ Ом}$ и нагрузкой $R_L = 200 \text{ Ом}$, рассчитать переходный процесс на стороне источника и приемника, если источник сигнала переключается из состояния с выходным напряжением $V_s = 0 \text{ В}$ в состояние с выходным напряжением $V_s = 3 \text{ В}$. Привести расчёты для промежутка времени $0 - 6\tau$, где τ время распространения сигнала в линии связи. Построить диаграмму Бергерона.

Вариант 2.


1. Разработать схему подключения к магистрали MICROBUS 1-битного программно-доступного элемента (ПДЭ) на основе D-триггера. ПДЭ разместить по адресу **F0F0H** (использовать полную дешифрацию адреса). Дешифратор адреса реализовать на базе произвольной логики.
2. Для ПДЭ имеющего адрес **7F80H** построить частичный дешифратор адреса на стандартных дешифраторах (например КР155ИД3). При решении задачи полагать, что в адресном пространстве в области **6000H – 7FFFH** нет других ПДЭ.
3. Из интегральных микросхем статического оперативного запоминающего устройства (ОЗУ) с организацией $1\text{К} \times 8$ и двунаправленной шиной данных построить блок ОЗУ с интерфейсом MICROBUS объёмом $4\text{К} \times 8$ и разместить его в адресном пространстве, начиная с адреса **F000H**.
4. Для кэш памяти с характеристиками: $t_{\text{очн}} = 100 \text{ нс}$, $t_{\text{кэш}} = 10 \text{ нс}$, $t_{\text{спр}} = 10 \text{ нс}$, использующей метод простого свопинга и вычислительного алгоритма с характеристиками $P_h = 0.95$, $P_x = 0.25$ определить эффективное время цикла $t_{\text{эфф}}$ при условии, что доступ к основной памяти не регулируется шинным арбитром и происходит без дополнительных временных расходов. Вычисления проиллюстрировать блок-схемой алгоритма свопинга. (P_h - вероятность успешного обращения в кэш, P_x - вероятность записи в память).
5. Для схемы, приведённой на рис. проверить возможность работы с учётом нагрузочной способности источника сигнала по высокому, низкому уровням и по ёмкости.



6. Для линии связи с $Z_0 = 100 \text{ Ом}$, соединяющей источник сигнала с $R_S = 300 \text{ Ом}$ и нагрузкой $R_L = 50 \text{ Ом}$, рассчитать переходный процесс на стороне источника и приёмника, если источник сигнала переключается из состояния с выходным напряжением $V_s = 0 \text{ В}$ в состояние с выходным напряжением $V_s = 5 \text{ В}$. Привести расчёты для промежутка времени $0 - 6\tau$, где τ время распространения сигнала в линии связи. Построить диаграмму Бержерона.

Вариант 3.


1. Разработать схему подключения к магистрали MICROBUS 1-битного программно-доступного элемента (ПДЭ) на основе D-триггера. ПДЭ разместить по адресу **АFF0H** (использовать полную дешифрацию адреса). Дешифратор адреса реализовать на базе произвольной логики.
2. Для ПДЭ имеющего адрес **7F80H** построить частичный дешифратор адреса на базе ПЗУ с организацией 256×8 . При решении задачи полагать, что в адресном пространстве в области **6000H – 7FFFH** нет других ПДЭ.
3. Из интегральных микросхем статического оперативного запоминающего устройства (ОЗУ) с организацией $2K \times 16$ и двунаправленной шиной данных построить блок ОЗУ с интерфейсом MICROBUS объёмом $8K \times 16$ и разместить его в адресном пространстве, начиная с адреса **E000H**.
4. Для кэш памяти с характеристиками: $t_{\text{очн}} = 100 \text{ нс}$, $t_{\text{кэш}} = 10 \text{ нс}$, $t_{\text{спр}} = 10 \text{ нс}$, использующей метод флагового свопинга и вычислительного алгоритма с характеристиками $P_h = 0.95$, $P_x = 0.25$ определить эффективное время цикла $t_{\text{эфф}}$ при условии, что доступ к основной памяти не регулируется шинным арбитром и происходит без дополнительных временных расходов. Вычисления проиллюстрировать блок-схемой алгоритма свопинга. (P_h - вероятность успешного обращения в кэш, P_x - вероятность записи в память и вероятность установки флага).
5. Для схемы, приведённой на рис. проверить возможность работы с учётом нагрузочной способности источника сигнала по высокому, низкому уровням и по ёмкости.



6. Для линии связи с $Z_0 = 100$ Ом, соединяющей источник сигнала с $R_s = 300$ Ом и нагрузкой $R_L = 300$ Ом, рассчитать переходный процесс на стороне источника и приемника, если источник сигнала переключается из состояния с выходным напряжением $V_s = 0$ В в состояние с выходным напряжением $V_s = 5$ В. Привести расчёты для промежутка времени $0 - 6\tau$, где τ время распространения сигнала в линии связи. Построить диаграмму Бержерона.

Вариант 4.


1. Разработать схему подключения к магистрали MICROBUS 1-битного программно-доступного элемента (ПДЭ) на основе D-триггера. ПДЭ разместить по адресу **FFFFH** (использовать полную дешифрацию адреса). Дешифратор адреса реализовать на базе стандартных дешифраторов (например КР155ИД3).
2. Для ПДЭ имеющего адрес **A2F0H** построить частичный дешифратор адреса на произвольной логике. При решении задачи полагать, что в адресном пространстве в области **A000H – BFFFH** нет других ПДЭ.
3. Из интегральных микросхем статического оперативного запоминающего устройства (ОЗУ) с организацией $1K \times 16$ и двунаправленной шиной данных построить блок ОЗУ с интерфейсом MICROBUS объёмом $4K \times 16$ и разместить его в адресном пространстве, начиная с адреса **2000H**.
4. Для кэш памяти с характеристиками: $t_{осн} = 100$ нс, $t_{кэш} = 10$ нс, $t_{спр} = 10$ нс, использующей метод простого свопинга, определить вероятность удачного обращения P_h алгоритма к кэш памяти при котором эффективное время цикла $t_{эфф}$ равно циклу основной памяти без кэша. Расчёты производить при условии, что доступ к основной памяти не регулируется шинным арбитром и происходит без дополнительных временных расходов.
5. Для схемы, приведённой на рис. проверить возможность работы с учётом нагрузочной способности источника сигнала по высокому, низкому уровням и по ёмкости.



6. Для линии связи с $Z_0 = 100 \text{ Ом}$, соединяющей источник сигнала с $R_s = 50 \text{ Ом}$ и нагрузкой $R_L = 50 \text{ Ом}$, рассчитать переходный процесс на стороне источника и приемника, если источник сигнала переключается из состояния с выходным напряжением $V_s = 0\text{В}$ в состояние с выходным напряжением $V_s = 5\text{В}$. Привести расчёты для промежутка времени $0 - 6\tau$, где τ время распространения сигнала в линии связи. Построить диаграмму Бергерона.

Вариант 5.

1. Разработать схему подключения к магистрали MICROBUS 1-битного программно-доступного элемента (ПДЭ) на основе D-триггера. ПДЭ разместить по адресу **00FFH** (использовать полную дешифрацию адреса). Дешифратор адреса реализовать на базе стандартных дешифраторов (например КР155ИД3).
2. Для ПДЭ имеющего адрес **B9FFH** построить частичный дешифратор адреса на стандартных дешифраторах (например КР155ИД3). При решении задачи полагать, что в адресном пространстве в области **A000H – BFFFH** нет других ПДЭ.
3. Из интегральных микросхем статического оперативного запоминающего устройства (ОЗУ) с организацией $2\text{К} \times 8$ и двунаправленной шиной данных построить блок ОЗУ с интерфейсом MICROBUS объёмом $4\text{К} \times 16$ и разместить его в адресном пространстве, начиная с адреса **4000H**.
4. Для кэш памяти с характеристиками: $t_{\text{очн}} = 100\text{нс}$, $t_{\text{кэш}} = 10\text{нс}$, $t_{\text{спр}} = 10\text{нс}$, использующей метод сквозной записи, определить вероятность удачного обращения P_h алгоритма с $P_x = 0.25$ к кэш памяти при котором эффективное время цикла $t_{\text{эфф}}$ равно циклу основной памяти без кэша. Расчёты производить при условии, что доступ к основной памяти не регулируется шинным арбитром и происходит без дополнительных временных расходов. (P_x - вероятность записи в память).
5. Для схемы, приведённой на рис. проверить возможность работы с учётом нагрузочной способности источника сигнала по высокому, низкому уровням и по ёмкости.



6. Для линии связи с $Z_0 = 50$ Ом, соединяющей источник сигнала с $R_s = 300$ Ом и нагрузкой $R_L = 200$ Ом, рассчитать переходный процесс на стороне источника и приёмника, если источник сигнала переключается из состояния с выходным напряжением $V_s = 0$ В в состояние с выходным напряжением $V_s = 5$ В. Привести расчёты для промежутка времени $0 - 6\tau$, где τ время распространения сигнала в линии связи. Построить диаграмму Бергерона.

Вариант 6.

1. Разработать схему подключения к магистрали MICROBUS 1-битного программно-доступного элемента (ПДЭ) на основе D-триггера. ПДЭ разместить по адресу **8700H** (использовать полную дешифрацию адреса). Дешифратор адреса реализовать на базе стандартных дешифраторов (например КР155ИД3).
2. Для ПДЭ имеющего адрес **B0FFH** построить частичный дешифратор адреса на базе ПЗУ с организацией 256×8 . При решении задачи полагать, что в адресном пространстве в области **A000H – BFFFH** нет других ПДЭ.
3. Из интегральных микросхем статического оперативного запоминающего устройства (ОЗУ) с организацией $8K \times 8$ и двунаправленной шиной данных построить блок ОЗУ с интерфейсом MICROBUS объёмом $32K \times 8$ и разместить его в адресном пространстве, начиная с адреса **8000H**.
4. Для кэш памяти с характеристиками: $t_{ocn} = 100$ нс, $t_{кэш} = 10$ нс, $t_{спр} = 10$ нс, определить вероятность удачного обращения P_h при которой эффективное время цикла $t_{эфф}$ алгоритма простого свопинга будет больше эффективного времени цикла алгоритма сквозной записи (вероятность записи $P_x = 0.25$). Доступ к основной памяти не регулируется шинным арбитром и происходит без дополнительных временных расходов.
5. Для схемы, приведённой на рис. проверить возможность работы с учётом нагрузочной способности источника сигнала по высокому, низкому уровням и по ёмкости.

| | |
|---|------------------------------|
| устройств ввода-вывода и микросхем электронной памяти в заданных областях адресного пространства? | |
| а) счётчик команд | б) дешифратор адреса |
| в) шифратор адреса | г) регистр общего назначения |
| 7. Какова последовательность действий микропроцессора при возникновении прерывания в микроконтроллере ATmega64? | |
| а) прерывание выполнения текущей программы, сохранение адреса возврата в стеке, переход на начало таблицы векторов прерываний по метке Reset | |
| б) прерывание выполнения текущей программы, чтение адреса подпрограммы обработки прерывания из стека, переход на подпрограмму обработки по считанному адресу | |
| в) ожидание окончания выполнения текущей программы, переход на начало таблицы векторов прерываний по метке Reset | |
| г) прерывание выполнения текущей программы, сохранение адреса возврата в стеке, переход на соответствующий событию адрес в таблице векторов прерываний | |
| 8. Каким способом можно реализовать задержку реакции микроконтроллера на некоторое входное воздействие | |
| а) по событию запустить цикл с числом итераций, обеспечивающих необходимую задержку | |
| б) запустить таймер и в цикле контролировать наступление таймаута | |
| в) обоими указанными способами; | |
| г) ни одним из указанных способов | |
| 9. Как наиболее быстро реализовать операцию умножения в микроконтроллере без аппаратного умножителя? | |
| а) в цикле добавлять один из операндов к аккумулятору, число итераций цикла равно значению второго операнда | |
| б) в цикле добавлять к аккумулятору произведение отдельных бит одного операнда на результат сдвига второго операнда на соответствующее число бит влево; | |
| в) выполнить побитовые операции логического умножения и «исключающего или» и сложить их результаты; | |
| г) все три указанных способа равнозначны по скорости выполнения | |
| 10. К микроконтроллеру через один порт необходимо подключить несколько высокоскоростных периферийных устройств. Выберите подходящий тип интерфейса. | |
| а) SPI; | |
| б) TWI; | |
| в) UART; | |
| г) подходят все 3 типа. | |
| 11. Как правильно на микроконтроллере обеспечить непрерывную обработку данных на пределе производительности и быструю реакцию на события с неизвестным временем возникновения | |
| а) в бесконечном цикле обработки данных на каждой итерации проверять признак наступления события; | |
| б) в бесконечном цикле обработки данных через заданное число итераций проверять признак наступления события; | |
| в) события должны вызывать формирование прерывания, между которыми в бесконечном цикле осуществляется обработка данных; | |
| г) выполнить поставленную задачу невозможно. | |
| 12. На микроконтроллере необходимо реализовать ввод с 12 кнопочной клавиатуры. Каково типовое решение данной задачи? | |
| а) питание подаётся одновременно на все кнопки клавиатуры от 1 вывода микроконтроллера, каждая кнопка подключается к выделенному вводу микроконтроллера, которые опрашиваются по очереди; | |

б) клавиатура делится на 4 группы по 3, кнопки, питание подаётся на каждую группу по очереди от 4 выводов, по одной кнопке из каждой группы подключаются к 3 вводам микроконтроллера, которые опрашиваются по очереди;
 в) питание на каждую кнопку подаётся по очереди от индивидуального вывода микроконтроллера, все кнопки подключаются к одному вводу микроконтроллера;
 г) клавиатура делится на 3 группы по 4, кнопки, питание подаётся на каждую группу по очереди от 3 выводов, по одной кнопке из каждой группы подключаются к 4 вводам микроконтроллера, которые опрашиваются по очереди.

13. Каким образом можно обеспечить формирование многоуровневого управляющего напряжения на микроконтроллере без ЦАП?

а) объединить несколько выходов микроконтроллера и включать/отключать сигналы на них;
 б) реализовать ШИМ на одном выходе микроконтроллера и сглаживать его с помощью ФНЧ;
 в) обоими перечисленными способами;
 г) ни одним из перечисленных способов.

Ключи к тесту №1

| № задания | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
|-----------|----------|----------|----------|----------|----------|----------|----------|
| Ключ | б | в | а | в | г | б | г |

| № задания | 8 | 9 | 10 | 11 | 12 | 13 | |
|-----------|----------|----------|----------|----------|----------|----------|--|
| Ключ | в | б | а | в | г | б | |

Шкала оценок за тестирование:

за каждый правильный ответ даётся 1 балл.

1.2 Список вопросов и (или) заданий для проведения промежуточной аттестации

Список вопросов к зачёту

1. Различные подходы к построению цифровых устройств (Заказные микросхемы, ПЛИС, микропроцессоры). Классификация МП систем. Архитектуры МП систем (фон-Неймана и Гарвардская) – их особенности, достоинства, недостатки. Понятие МП и МП системы. Понятия интерфейса, шины, протокола.
2. Интерфейс МП-системы: шины адреса, данных, управления их назначение и особенности; понятие адресного пространства; понятие программно-доступного элемента, размещение программно-доступных элементов в адресном пространстве.
3. Интерфейс МП-системы: дешифраторы адреса – понятие, назначение и пример реализации. Полные и частичные дешифраторы адреса.
4. Интерфейс МП-системы: основные операции системы с тремя шинами. Временные диаграммы чтения и записи программно-доступного элемента на примере простейшего интерфейса Microbus.

5. Физические принципы реализации двунаправленного обмена по интерфейсу МП-систем, буферные элементы с открытым коллектором и с тремя состояниями.
6. Системы счисления. Перевод чисел из различных систем счисления. Представление положительных, отрицательных и дробных чисел в МП-системах.
7. Классификация типов микросхем электронной памяти, сравнение их основных особенностей и характеристик.
8. Постоянные запоминающие устройства (ПЗУ). Строение запоминающих элементов масочного и перепрограммируемого ПЗУ. Основные характеристики и особенности.
9. Подсистема памяти микропроцессорных систем. Статическое ОЗУ. Основные характеристики и особенности. Строение запоминающего элемента. Временные диаграммы работы.
10. Подсистема памяти микропроцессорных систем. Динамическое ОЗУ. Основные характеристики и особенности. Строение запоминающего элемента. Временные диаграммы работы.
11. Архитектура МП ATmega64. Организация адресного пространства. Счётчик команд и его назначение.
12. Система команд МП ATmega64. Основные команды пересылки данных. Непосредственная, прямая и косвенная адресация.
13. Система команд МП ATmega64. Основные арифметические команды. Регистр флагов. Битовые команды.
14. Система команд МП ATmega64. Команды передачи управления. Условные и безусловные переходы.
15. Система команд МП ATmega64. Команды вызова и возврата из подпрограмм. Стек, назначение и принцип работы.
16. Понятие прерывания. Организация системы прерываний для МП ATmega64. Внешние прерывания.
17. Таймеры-счётчики в МП системах. Назначение, принцип работы. 16-разрядный таймер-счётчик в МП ATmega64 – основные его особенности и режимы работы.
18. Таймеры-счётчики в МП системах. Назначение, принцип работы. 8-разрядные таймеры-счётчики в МП ATmega64 – их основные особенности и режимы работы.
19. Асинхронный последовательный интерфейс. Формат пакета данных. Синхронизация приёмника и передатчика. Скорость передачи данных.
20. Основные особенности модуля асинхронного последовательного интерфейса в МП ATmega64 (структурная схема, настройка скорости и формата пакета данных, прерывания).

21. Параллельные порты ввода-вывода в МП АТmega64. Структурная схема, регистры управления.
22. Модуль аналого-цифрового преобразователя МП АТmega64. Общая структура и принцип работы. Диапазон входных аналоговых сигналов. Выбор опорного напряжения.
23. Модуль аналого-цифрового преобразователя МП АТmega64. Режимы запуска преобразования. Задание тактовой частоты для АЦП последовательного приближения. Время преобразования.

Приложение №2 к рабочей программе дисциплины
«Микропроцессорные системы»
(наименование дисциплины)

1. Методические указания для студентов по освоению дисциплины

Основной формой изложения учебного материала по дисциплине «Микропроцессорные системы» являются лекции. В рамках лекций обучающиеся знакомятся с теоретическими сведениями по микропроцессорным системам (МПС), их устройству и принципам работы. Изучаемый теоретический материал является необходимой базой для выполнения лабораторных работ.

В ходе лекций преподаватель в основном кратко излагает сведения по содержанию дисциплины, подробно останавливается на моментах, сложных для понимания обучающихся и не рассматриваемых в достаточной мере в учебной литературе. Поэтому посещение всех лекционных занятий является совершенно необходимым.

Лабораторные работы призваны закрепить материал, изученный в ходе лекций, а также на практике сформировать умения и навыки, предусмотренные рабочей программой дисциплины. Выполнение лабораторных работ заключается в изучении различных аспектов МПС систем путём написания программ для микропроцессора на языке ассемблер по различным темам рабочей программы дисциплины по заданию преподавателя. Лабораторные работы выполняются с применением специального оборудования, и, следовательно, могут проходить только в учебной лаборатории.

Самостоятельная работа обучающихся организуется в виде самостоятельной подготовки к выполнению лабораторных работ и повторения лекционного материала, его дополнения сведениями из учебной литературы. Кроме того, в рамках самостоятельной работы обучающиеся могут выполнять написание программного обеспечения для микропроцессоров в рамках лабораторных работ, поскольку количество аудиторных занятий данного типа ограничено, а число работ велико.

Проверка и контроль усвоения материала осуществляется в форме контрольной работы и защиты лабораторных работ. Также проводится краткий устный опрос по материалам предыдущих лекционных занятий.

В конце семестра изучения дисциплины студенты сдают зачёт. Зачёт принимается по билетам, каждый из которых включает в себя один теоретический вопрос по изученным темам.

**2. Учебно-методическое обеспечение
самостоятельной работы студентов по дисциплине**

1. Для самостоятельной работы рекомендуется использовать учебную литературу, указанную в разделе № 8 данной рабочей программы.

Для самостоятельного подбора литературы в библиотеке ЯрГУ рекомендуется использовать:

1. Личный кабинет (http://lib.uniyl.ac.ru/opac/bk_login.php) даёт возможность получения on-line доступа к списку выданной в автоматизированном режиме литературы, просмотра и копирования электронных версий изданий сотрудников университета (учеб. и метод. пособия, тексты лекций и т.д.) Для работы в «Личном кабинете» необходимо зайти на сайт Научной библиотеки ЯрГУ с любой точки, имеющей доступ в Internet, в пункт меню «Электронный каталог»; пройти процедуру авторизации, выбрав вкладку «Авторизация», и заполнить представленные поля информации.

2. Электронная библиотека учебных материалов ЯрГУ

(http://www.lib.uniyar.ac.ru/opac/bk_cat_find.php) содержит более 2500 полных текстов учебных и учебно-методических материалов по основным изучаемым дисциплинам, изданных в университете. Доступ в сети университета, либо по логину/паролю.

3. Электронная картотека «Книгообеспеченность»

(http://www.lib.uniyar.ac.ru/opac/bk_bookreq_find.php) раскрывает учебный фонд научной библиотеки ЯрГУ, предоставляет оперативную информацию о состоянии книгообеспеченности дисциплин основной и дополнительной литературой, а также цикла дисциплин и специальностей. Электронная картотека «Книгообеспеченность» доступна в сети университета и через Личный кабинет.